Dzięki zastosowaniu najnowszej technologii Flash 90 nm oraz objęciu rdzenia ARM SC300 (secure ARM Cortex™-M3) najwyższym poziomem zabezpieczeń, mikrokontrolery z serii ST33 spełniają wszelkie wymagania dotyczące bezpieczeństwa i wydajności.
Urządzenia tego typu stanowią idealne rozwiązanie dla bezpiecznych, innowacyjnych i wszechstronnych kart (U)SIM. Zastosowanie interfejsu SWP umożliwia połączenie mikrokontrolerów z urządzeniami obsługującymi standard NFC. Seria ST33 jest przyjazna w obsłudze i posiada większą ilość pamięci, którą można wykorzystać do przechowywania, przesyłania i użytkowania dużych ilości danych.
Dzięki ich uniwersalności, urządzenia te można również wykorzystać np. w systemach płatnej telewizji.
Urządzenie | Obecność na rynku | Opis ogólny | Zakres pamięci Flash | Znamionowa ilość wewnętrznej pamięci RAM (kB) | Funkcjonalności | Obsługiwane standardy komunikacyjne | Jądro oprogramowania | Szyfrowanie | Certyfikat bezpieczeństwa | Rdzeń |
SC33F1M0 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SPI oraz procesorem szyfrującym Nescrypt | 1024 | 30 | - | ISO7816, dodatkowy interfejs SPI | - | DES;Nescrypt | EAL5+ | ARM SC300 |
SC33F384 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SPI oraz procesorem szyfrującym Nescrypt | 384 | 24 | - | ISO7816, dodatkowy interfejs SPI | - | DES;Nescrypt | EAL5+ | ARM SC300 |
SC33F512 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SPI oraz procesorem szyfrującym Nescrypt | 896 | 24 | - | ISO7816, dodatkowy interfejs SPI | - | DES;Nescrypt | EAL5+ | ARM SC300 |
SC33F640 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SPI oraz procesorem szyfrującym Nescrypt | 640 | 24 | - | ISO7816, dodatkowy interfejs SPI | - | DES;Nescrypt | EAL5+ | ARM SC300 |
SC33F768 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SPI oraz procesorem szyfrującym Nescrypt | 768 | 30 | - | ISO7816, dodatkowy interfejs SPI | - | DES;Nescrypt | EAL5+ | ARM SC300 |
SC33F896 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SPI oraz procesorem szyfrującym Nescrypt | 896 | 30 | - | ISO7816, dodatkowy interfejs SPI | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33F1M | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SWP i SPI oraz procesorem szyfrującym Nescrypt | 1280 | 30 | - | ISO7816, SWP, dodatkowy interfejs SPI, | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33F1M0 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SWP i SPI oraz procesorem szyfrującym Nescrypt | 1024 | 30 | - | ISO7816, SWP, dodatkowy interfejs SPI, | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33F512 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SWP i SPI oraz procesorem szyfrującym Nescrypt | 512 | 24 | - | ISO7816, SWP, dodatkowy interfejs SPI, | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33F640 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SWP i SPI oraz procesorem szyfrującym Nescrypt | 640 | 24 | - | ISO7816, SWP, dodatkowy interfejs SPI, | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33F768 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SWP i SPI oraz procesorem szyfrującym Nescrypt | 768 | 30 | - | ISO7816, SWP, dodatkowy interfejs SPI, | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33F896 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z interfejsami SWP i SPI oraz procesorem szyfrującym Nescrypt | 896 | 30 | - | ISO7816, SWP, dodatkowy interfejs SPI, | - | DES;Nescrypt | EAL5+ | ARM SC300 |
ST33G1M0 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem SWP lub SIM-SWP | 1024 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G1M0SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 1024 | 30 | - | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G1M0SM | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem MIFAREA, SWP i SIM-SWP | 1024 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | Biblioteki Mifare® Classic, DESFire, Plus; | AES Rindael;EDES+;MIFARE Classic Accelerator;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G1M2 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem SWP lub SIM-SWP | 1280 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G1M2SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 1280 | 30 | - | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | - | EAL5+, EMVCo | ARM SC300 |
ST33G1M2SM | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem MIFAREA, SWP i SIM-SWP | 1280 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | Biblioteki Mifare® Classic, DESFire, Plus; | AES Rindael;EDES+;MIFARE Classic Accelerator;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G384SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 384 | 30 | - | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G512 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem SWP lub SIM-SWP | 512 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G512SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 512 | 30 | Motoryzacja;M2M | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G512SM | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem MIFAREA, SWP i SIM-SWP | 512 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | Biblioteki Mifare® Classic, DESFire, Plus; | AES Rindael;EDES+;MIFARE Classic Accelerator;Nescrypt | EAL5+,EMVCo | ARM SC300 |
ST33G640 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem SWP lub SIM-SWP | 640 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G640SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 640 | 30 | - | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G640SM | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem MIFAREA, SWP i SIM-SWP | 640 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | Biblioteki Mifare® Classic, DESFire, Plus; | AES Rindael;EDES+;MIFARE Classic Accelerator;Nescrypt | EAL5+,EMVCo | ARM SC300 |
ST33G768 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem SWP lub SIM-SWP | 768 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G768SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 768 | 30 | - | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G768SM | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem MIFAREA, SWP i SIM-SWP | 768 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | Biblioteki Mifare® Classic, DESFire, Plus; | AES Rindael;EDES+;MIFARE Classic Accelerator;Nescrypt | EAL5+,EMVCo | ARM SC300 |
ST33G896 | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem SWP lub SIM-SWP | 896 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G896SC | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z obsługą SIM | 896 | 30 | - | ISO7816, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | - | AES Rindael;EDES+;Nescrypt | EAL5+, EMVCo | ARM SC300 |
ST33G896SM | Tak | Bezpieczny, 32-bitowy rdzeń ARM SC300 z zabezpieczeniem MIFAREA, SWP i SIM-SWP | 896 | 30 | - | ISO7816, SWP, główny/dodatkowy interfejs SPI, 7 interfejsów GPIO | Biblioteki Mifare® Classic, DESFire, Plus; | AES Rindael;EDES+;MIFARE Classic Accelerator;Nescrypt | EAL5+, EMVCo | ARM SC300 |